Peripheral Bus Monitoring - Business - Small Business

Es gibt drei ziemlich weit verbreiteter Standard On-Chip-Busse, um der weit verbreiteten doption, sind sie AMBA, OCP, und Coreconnect. Querlenker, ein offener IP-Bus nterface, ist auch für die Vollständigkeit diskutiert. Alle diese Busse verwenden ähnliche inter nschlüsse und haben eine Reihe von IP-Anbietern unterstützen Bus-kompatiblen Cores. Es gibt auch eine Vielzahl von weniger Standard und hersteller proprietäre Busse, die weiterhin o verwendet werden.

AMBA (Advanced Microcontroller Bus Architecture) ist eine Familie von Bus-Archi-ectures (die in verschiedenen Sorten kommen - AHB, APB, AXI), die von verwaltet wird, aber nicht als solche zugelassen) ARM Holdings PLC. Die AMBA-Hochgeschwindigkeits-Bus AHB) ist wohl die am weitesten verbreitete On-Chip-Bus-Protokoll, mit Multimaster rbitration, Multilayer-Unterstützung, Unterstützung Pipelining, voller Unterstützung, und so weiter. APB ist ein einfacher statischer Bus-Architektur für Peripheriesysteme. AXI (AMBA Xtended-Schnittstelle), zuletzt AMBA Variante können mehrere herausragende ransactions.

OCP (Open Core Protocol) ist ein Bus-Architektur, die von der OCP-IP (internationale Partnerschaft) verwaltet wird. OCP definiert eine Reihe von komplexen Multicore-und Multi-Channel-Schnittstellen, die Pipeline, mehrere ausstehende Transaktionen, Themen und Tags, voller Unterstützung, und so weiter anzugehen. OCP basiert auf einem Konzept von socket-basierte Schnittstellen, die die IP-Schnittstelle vom Bus Stoff weitgehend zu entkoppeln basiert, so dass eine große Menge von optional OCP-Schnittstellen zusätzlich zu einem kleineren Satz von konfigurierbaren erforderlichen Signale. OCP ermöglicht auch den Einbau von benutzerdefinierten Schnittstellensignale auf anwendungsspezifische Anforderungen zu erfüllen. Die OCP Debug-Signale diskutiert später sind ein Beispiel eines kürzlich definierten Satz von Seitenbandsignale (die in künftige Generationen von der OCP-Standard aufgenommen werden kann).

Coreconnect wurde von IBM entwickelt und wird am häufigsten in Systeme auf Basis von IBM-PowerPC-Kerne zu sehen. Es wird auch von Xilinx als interne Bus-Architektur verwendet (zum Teil, weil einige High-End Xilinx Teile PowerPC-Kerne integriert). Coreconnect definiert eine Reihe von verschiedenen Bussen - Prozessor Local Bus (PLB), On-Chip-Peripheriegerät (OPB) und Gerätesteuerregister (DCR) Bus - für unterschiedliche Anwendungen. Jeder Bus-Komponente der Coreconnect-Architektur optimiert ist, um spezifische On-Chip-Bus-Architektur Ziele zu erreichen. Die PLB bietet eine hohe Bandbreite und geringer Latenz Verbindung zwischen Bus-Agenten, die die wichtigsten Hersteller und Verbraucher von der Bus-Transaktion Verkehr sind. Das OPB bietet eine flexible Verbindungspfad zum Peripheriegeräte und Speicher verschiedene Bus-Breiten-und Transaktions Timing-Anforderungen und bietet minimale Leistungs-System-Initialisierung und Konfiguration, und die damit verbundenen Steuerbezogene Transaktionsverkehr von den wichtigsten System-Busse. Der DMA-Controller und die Interrupt-Controller-Kerne verwenden Sie den DCR-Bus zum normalen Funktionsregister im Betrieb verwendet zugreifen.

Wishbone ist eine offene Community-on-Chip-Bus-Architektur. Es ist vor allem in Verbindung mit Freeware-IP-Blöcke zu sehen. Ich bin nicht bekannt, dass Silizium-Design, die es verwendet, aber es hat sich in der Literatur kommen und ist mit der IP-Freeware-Community beliebt.

Sockel-basierte Interconnect ist eine standardorientierten Ansatz, der auf die Wertsteigerung der Schnittstellenbuchse zwischen dem IP-Block und dem Bus Stoff konzentriert. Socket-basierte Interconnect ist ein grundlegendes Prinzip in vielen OCP-basierten Architekturen, es kann aber auch auf andere Bus-Architekturen angewendet werden. Da viele Bus-Architekturen erlauben zusätzlich und Auswahl der verschiedenen Bus-Optionen, die die Funktionalität der Interconnect-Bus zu erhöhen, mit einem Steck-basierte Benutzeroberfläche vereinfacht Hinzufügen, Entfernen oder Unterbringung des Bus-Schnittstelle zu den IP-Blöcken, sowie die Entwicklung von Test Suiten zur Überprüfung und Optimierung des Designs zu adressieren.

Es gibt drei ziemlich weit verbreiteter Standard On-Chip-Busse, um der weit verbreiteten doption, sind sie AMBA, OCP, und Coreconnect. Querlenker, ein offener IP-Bus nterface, ist auch für die Vollständigkeit diskutiert. Alle diese Busse verwenden ähnliche inter nschlüsse und haben eine Reihe von IP-Anbietern unterstützen Bus-kompatiblen Cores. Es gibt auch eine Vielzahl von weniger Standard und hersteller proprietäre Busse, die weiterhin o verwendet werden.

AMBA (Advanced Microcontroller Bus Architecture) ist eine Familie von Bus-Archi-ectures (die in verschiedenen Sorten kommen - AHB, APB, AXI), die von verwaltet wird, aber nicht als solche zugelassen) ARM Holdings PLC. Die AMBA-Hochgeschwindigkeits-Bus AHB) ist wohl die am weitesten verbreitete On-Chip-Bus-Protokoll, mit Multimaster rbitration, Multilayer-Unterstützung, Unterstützung Pipelining, voller Unterstützung, und so weiter. APB ist ein einfacher statischer Bus-Architektur für Peripheriesysteme. AXI (AMBA Xtended-Schnittstelle), zuletzt AMBA Variante können mehrere herausragende ransactions.

OCP (Open Core Protocol) ist ein Bus-Architektur, die von der OCP-IP (internationale Partnerschaft) verwaltet wird. OCP definiert eine Reihe von komplexen Multicore-und Multi-Channel-Schnittstellen, die Pipeline, mehrere ausstehende Transaktionen, Themen und Tags, voller Unterstützung, und so weiter anzugehen. OCP basiert auf einem Konzept von socket-basierte Schnittstellen, die die IP-Schnittstelle vom Bus Stoff weitgehend zu entkoppeln basiert, so dass eine große Menge von optional OCP-Schnittstellen zusätzlich zu einem kleineren Satz von konfigurierbaren erforderlichen Signale. OCP ermöglicht auch den Einbau von benutzerdefinierten Schnittstellensignale auf anwendungsspezifische Anforderungen zu erfüllen. Die OCP Debug-Signale diskutiert später sind ein Beispiel eines kürzlich definierten Satz von Seitenbandsignale (die in künftige Generationen von der OCP-Standard aufgenommen werden kann).

Coreconnect wurde von IBM entwickelt und wird am häufigsten in Systeme auf Basis von IBM-PowerPC-Kerne zu sehen. Es wird auch von Xilinx als interne Bus-Architektur verwendet (zum Teil, weil einige High-End Xilinx Teile PowerPC-Kerne integriert). Coreconnect definiert eine Reihe von verschiedenen Bussen - Prozessor Local Bus (PLB), On-Chip-Peripheriegerät (OPB) und Gerätesteuerregister (DCR) Bus - für unterschiedliche Anwendungen. Jeder Bus-Komponente der Coreconnect-Architektur optimiert ist, um spezifische On-Chip-Bus-Architektur Ziele zu erreichen. Die PLB bietet eine hohe Bandbreite und geringer Latenz Verbindung zwischen Bus-Agenten, die die wichtigsten Hersteller und Verbraucher von der Bus-Transaktion Verkehr sind. Das OPB bietet eine flexible Verbindungspfad zum Peripheriegeräte und Speicher verschiedene Bus-Breiten-und Transaktions Timing-Anforderungen und bietet minimale Leistungs-System-Initialisierung und Konfiguration, und die damit verbundenen Steuerbezogene Transaktionsverkehr von den wichtigsten System-Busse. Der DMA-Controller und die Interrupt-Controller-Kerne verwenden Sie den DCR-Bus zum normalen Funktionsregister im Betrieb verwendet zugreifen.

Wishbone ist eine offene Community-on-Chip-Bus-Architektur. Es ist vor allem in Verbindung mit Freeware-IP-Blöcke zu sehen. Ich bin nicht bekannt, dass Silizium-Design, die es verwendet, aber es hat sich in der Literatur kommen und ist mit der IP-Freeware-Community beliebt.

Sockel-basierte Interconnect ist eine standardorientierten Ansatz, der auf die Wertsteigerung der Schnittstellenbuchse zwischen dem IP-Block und dem Bus Stoff konzentriert. Socket-basierte Interconnect ist ein grundlegendes Prinzip in vielen OCP-basierten Architekturen, es kann aber auch auf andere Bus-Architekturen angewendet werden. Da viele Bus-Architekturen erlauben zusätzlich und Auswahl der verschiedenen Bus-Optionen, die die Funktionalität der Interconnect-Bus zu erhöhen, mit einem Steck-basierte Benutzeroberfläche vereinfacht Hinzufügen, Entfernen oder Unterbringung des Bus-Schnittstelle zu den IP-Blöcken, sowie die Entwicklung von Test Suiten zur Überprüfung und Optimierung des Designs zu adressieren.

Was kostet eigentlich ein Detektiv?